2012/5/4 12:43:42
摘要:针对高分辨核磁共振波谱仪需要锁场信号锁定磁场的要求,提出采用DDS技术产生稳定、高分辨的锁场信号方案。方案利用FPGA为系统控制核心控制DDS电路,使DDS电路同时输出锁场前端信号和接收机本振前端信号;2个前端信号经过椭圆低通滤波器、功率放大和可变衰减之后,输出频率可变、性能稳定、被调制的锁场信号。实验明在保证稳定性和高分辨的特性下,采用该方案的波谱仪能够简化系统结构,并对将来研制800MHz波谱仪有指导意义。
0 引言
一个具有稳定、高分辨特性的锁场射频信号对高分辨核磁共振波谱仪具有重要意义,它被用于波谱仪的锁定静磁场(简称锁场)工作。当波谱仪锁定静磁场后,不断检测磁场并获得磁场漂移误差,然后根据误差对静磁场进行调整达到稳定磁场的目的。其中传统的波谱仪采用混频的方法产生需要的锁信号,但是由于信号合成技术的不断发展,直接数字频率合成DDS技术开始备受重视[1]。DDS技术是利用数字化方法产生信号的一种方法,其基本原理就是根据采样定理,利用全数字的方法与频率相对应正弦线性相位序列,并将此序列完成相位到幅度的转换,从而得到所需要的高频率、高转换速度、高分辨率、高稳定度的信号
课题采用FPGA芯片EP2C8Q208C6作为系统控制核心,并利用DDS芯片和功率调理电路输出经过调制后的锁场信号和锁磁场控制部分的接收机本振信号。该方法使锁磁场控制部分的信号发射、信号接收、误差输出等工作被集成在一块电路板中,简化了系统的结构,提高了系统的灵活性和核磁共振波谱仪的数字化能力[3],并为将来研制800MHz波谱仪提供了参考。
1 锁场信号电路方案设计
将锁场控制单元中的锁场信号产生部分、接收机信号处理部分和锁场误差信号输出部分安置于一块电路板中,并利用DDS电路可以同时产生锁场信号和接收机本振信号,简化锁场控制单元系统结构。图1为产生锁场信号和接收机本振信号的功能框架。课题中核磁共振波谱仪的锁场信号要求频率分辨率达到0·1 Hz,并且信号要求具有较高的稳定度和准确度。电路板的时钟从背板引入,为+4 dB·m的40 MHz截断正弦波信号。将该时钟信号进行放大和分路后,作为FPGA和DDS的时钟信号。系统通过FPGA芯片控制DDS芯片产生信号,经过7阶LC椭圆低通滤波器后,利用功率放大电路和可变衰减电路使输出信号满足要求。
2 硬件电路设计与实现
2. 1 DDS电路设计
DDS电路的核心是DDS芯片,并利用FPGA控制DDS芯片产生需要的信号。虽然利用合适的算法结合数字逻辑芯也可以完成DDS的工作[4-5],但是在当前频率段下,这种方法会使硬件成本增高、电路结构复杂,并加大电路板体积。现在市场上已经有了非常成熟的DDS芯片。考虑到电路的扩展性,该系统采用AD9958。该芯片具有2个输出通道,时钟频率可达480 MHz,内部集成了32位的调频和14位的相位偏移以及10位的DAC输出。利用AD9958可以同时输出经过调制的、满足0·1Hz分辨率的锁场信号和接收机本振信号。另外,由于AD9958具有800Mbit/s的串行I/O口和较低的功耗,可以满足电路快速切换、低功耗以及输出信号的技术指标。
为了获得最大的数据输入速率,采用AD9958的4根串行I/O口用来输入控制数据,采用另外的4根并行口用来输入信号调制的控制数据。
2. 2 功率调理电路设计
由于DDS自身的结构特点,导致其输出信号中必然含有大量的杂散谱线。另外,由于AD9958是电流输出型器件,因此相对其他滤波器,椭圆函数滤波器具有最陡峭的过渡特性,线性相位滤波器具有最优良的群延迟特性[6-7]。根据其特点设计7阶LC椭圆低通滤波器,其中图2和图3为76·75 MHz的锁信号输出的滤波器电路图和ADS软件仿真特性,其中,L1~L3分别为130 nH、130 nH、91 nH,C1~C9分别为2·7 pF、15 pF、12 pF、51 pF、75 pF、82 pF、47 pF、100 nF、100 nF.图4和图5为输出接收机本振信号的滤波器电路图及其ADS软件仿真特性。其中,L1~L3分别为68 nH、100 nH、91 nH,C1~C9分别为3·9 pF、5·1 pF、10 pF、43 pF、47 pF、82 pF、47 pF、100 nF、100 nF.
直接通过DDS输出的信号并不能到达所要求的功率,因此必须对输出信号进行功率放大。为保证系统的可扩展性,采用可变衰减器调整输出功率,并利用固定功率增益模块完成功率放大。可变衰减器采用HMC472LP4,功率放大器采用增益模块完成。其中可变衰减器由FPGA控制,并通过锁场信号的控制算法确定可变衰减器的衰减值。
2. 3 DDS电路的逻辑控制
相对其他的一些DDS芯片,AD9958的控制方式比较复杂。由于AD9958带有缓存,因此最好的写入方法是先向缓存中写入各寄存器的需要控制数据,然后再通过I/O_UPDATE信号将缓冲区数据写入各自的寄存器。另外,在时序上,控制数据的指令输入周期和数据输入周期当中至少需要2个串口时钟周期的延时,否则控制数据不可能写入芯片缓冲区。其控制流程如图6所示。
3 实验结果
要求锁场信号的频率为76·75 MHz,误差为±0·5 MHz.采用TDS5104示波器观察锁通道输出信号的频谱和波形,图7为经过低通滤波和前级放大的锁场信号处理波形。示波器显示信号频率为76·92MHz,满足±0·5 MHz误差要求并且输出信号和谐波的功率差大于-30 dB·m.实际上由于AD9958的输出频率可以通过修改控制字进行调整,因此锁场控制单元可以控制频率的输出,并自动使误差减至最低。所以当前存在的锁场信号频率误差并不影响波谱仪的精度。
AD9958的另一个通道被用于输出接收机本振信号,图8为接收机本振经过调理后的波形。电路输出本振信号的功率为6·96 dB·m,满足大于6 dB·m的信号特性要求。同锁场信号一样,本振信号也可以通过修改芯片AD9958控制字达到改变信号频率和减小频率误差的目的。
4 结束语
从实验结果上来看,基于DDS技术产生的锁场信号的性能已经达到要求。采用DDS技术使锁场信号的产生、调制和解调、输出磁场漂移误差等工作被集中于一块电路板中,使锁场控制单元的结构变得更为简单。而且由于采用FPGA和DDS技术,因此能够在满足稳定度和精确度的条件下输出频率可控的信号。整套方案极大地提升了波谱仪的数字化能力,并且对将来研制800MHz核磁共振波谱仪有重要参考意义。